技術セミナー

セミナー情報

イベント
受付中
イベントを読み込み中

三次元実装・三次元集積および
先端半導体パッケージング技術の基礎と最近の動向

2024年5月28-31日開催予定「ECTC2024」の最新トピックも紹介予定です!

日程

2024年6月11日(火)
13:00~17:00

場所

Zoomによるオンライン受講

定員

受講料

39,600円/1名
(税抜価格:36,000円) 

  • 本セミナーでは、最近の半導体パッケージングで話題となっているFOWLP (Fan- Out Wafer-Level Packaging) とシリコン貫通配線(TSV)を使った三次元積層型集積回路(3D-IC)の特徴やそれらに必要とされる技術について分かりやすく説明します。

    一昔前の傾向では、比較的高い性能に加えてコスト重視でモバイル用途のスタンダードとなったFOWLPと、コストよりも極めて高い性能を優先してHigh-Performance Computingの主役になった3D-ICは分けて扱われてきました。しかし、最近では「チップレット」と呼ばれる新たな集積化哲学が登場し、2.xDアーキテクチャが注目され、FOWLPと3D-ICが融合した構造やEMIBに代表されるSiブリッジ、さらに各種インターポーザなどが登場し、コストと性能の両軸を追求するパッケージング形態が次々と登場して多様化しています。

    ここではその分類や国内外の最新の取り組みを紹介し、昨今著しく研究が加速するDie-to-Wafer方式のハイブリッド接合技術なども加え、半導体パッケージング技術最大の国際会議ECTCでの発表内容を中心に動向を解説します。

    • 先端半導体パッケージング全般に関する基礎知識を身に着けることができる
    • チップレットやそれに伴う最近の市場動向を理解できる
    • 半導体パッケージング最大の国際会議で発表されている研究を知ることができる
    • 先端半導体パッケージング領域に興味のある方
    • 素材メーカー、装置メーカーの研究開発・生産製造に携わる方(初心者から中級者まで)
    • チップレット市場への参画を検討している企業の方など
  • 1.先端半導体パッケージの研究開発動向
    ­  
    :世界最大の半導体パッケージング技術の国際会議ECTCの発表内容を中心に

    2. FOWLP
    ­  2.1 FOWLPの概要と歴史
    ­  2.2 FOWLPの分類(Die-first, RDL-first, InFO)と特徴
    ­  2.3 FOWLPの課題: Die shift/Chip protrusion/Wafer warpageなど
    ­  2.4 FOWLP の研究開発動向

    3.3D-IC
    ­  3.1 3D-ICの概要と歴史
    ­  3.2 3D-ICの分類
    ­ ­ ­  3.2.1 モノリシックvs.マルチリシック
    ­ ­ ­  3.2.2 積層対象による分類(Wafer-on-Wafer vs. Chip-on-Wafer)
    ­ ­ ­  3.2.3 積層形態による分類(Face-to-Face vs. Back-to-Face)
    ­ ­ ­  3.2.4 TSV形成工程による分類(Via-Middle vs. Via-Last)
    ­ ­ ­  3.2.5 接合方式による分類(マイクロバンプ接合 vs. ハイブリッド接合)
    ­  3.3 TSV (Through-Silicon Via)形成技術
    ­ ­ ­  3.3.1 高異方性ドライエッチング
    ­ ­ ­  3.3.2 TSVライナー絶縁膜堆積
    ­ ­ ­  3.3.3 バリア/シード層形成
    ­ ­ ­  3.3.4 ボトムアップ電解めっき
    ­ ­ ­  3.3.5 その他のTSV形成技術とTSVの微細化について
    ­ ­ ­  3.3.6 TGV (Through-Glass Via)
    ­ ­ ­  3.3.7 TMV (Through-Mold Via)
    ­ ­ ­  3.3.8 TDV (Through-Dielectric Via)
    ­  3.4 ウエハ薄化技術
    ­  3.5 テンポラリー接着技術
    ­  3.6 チップ/ウエハ接合技術
    ­ ­ ­  3.6.1 マイクロバンプ接合とアンダーフィル
    ­ ­ ­  3.6.2 SiO2-SiO2直接接合
    ­ ­ ­  3.6.3 Cu-Cuハイブリッド接合

    4.チップレット
    ­  4.1 チップレットとは?
    ­  4.2 2.xDアーキテクチャ
    ­ ­ ­  4.2.1 2.5Dシリコンインターポーザ
    ­ ­ ­  4.2.2 Chip-on-Wafer-on-Substrate (CoWoS-S, CoWoS-R, and CoWoS-L)
    ­ ­ ­  4.2.3 SiブリッジEMIB(Embedded Multi-Die Interconnect Bridge)等
    ­  4.3 3D-IC/チップレットのアプリケーション
    ­ ­ ­  4.3.1 三次元イメージセンサ
    ­ ­ ­  4.3.2 三次元DRAM(HBM: High-Bandwidth Memory)
    ­ ­ ­  4.3.3 三次元マイクロプロセッサ(3D V-Cacheを中心に)

    5.おわりに

講師プロフィール


福島 誉史 講師

福島 誉史(ふくしま たかふみ)

東北大学 准教授
工学博士

平10 横浜国立大学・工・物質卒.
平15 横浜国立大学 大学院工学研究科博士課程修了. 博士(工学).
同年ポスドクを経て. 平16 東北大学 大学院工学研究科 助手・助教.
平22 東北大学 未来科学技術共同研究センター 准教授.
平26 東北大学 大学院工学研究科 准教授.
平27 University of California, Los Angeles, CHIPS-affiliated Faculty兼任.
令1 東北大学 大学院医工学研究科 准教授兼任.
令4 熊本大学 半導体・デジタル研究教育機構クロスアポイントメント教授兼任.

3D-IC, 半導体パッケージング, Flexible Hybrid Electronics (FHE)などの研究に従事.
高分子学会, エレクトロニクス実装学会, 応用物理学会会員, IEEE Senior Member.

詳細

日付:
6月11日
時間:
1:00 PM - 5:00 PM
参加費:
39600円

会場

オンライン

主催者

日本アイアール(アイアール技術者教育研究所)
電話番号:
03-6206-4966
メール:
ir@nihon-ir.co.jp
Web サイト:
https://engineer-education.com/